全数字锁相回路ADPLL电路

摘要

本发明涉及一种全数字锁相回路ADPLL电路。具体的，本发明描述一种校准程序，其使用数字相位误差性能的直接测量以用于低成本个别校准全数字锁相回路ADPLL/数控振荡器DCO。数字相位误差的直接测量或数字相位误差的差用于调整所述DCO的操作点且借此减少输出信号的相位噪声。可在任何时间处执行校准从而使得例如过程、电压及温度PVT的外部因素改变可并入所述DCO的所述操作点的设定中。

主权项

一种全数字锁相回路ADPLL电路，其包括：数控振荡器DCO，其经配置以用于在部分地基于数字控制字的操作点处产生振荡器输出信号；锁定电路，其耦合到所述振荡器输出信号，所述锁定电路经配置以将所述振荡器输出信号锁定到输入参考信号，其中所述锁定电路进一步经配置以输出数字相位误差信号；及控制器电路，其耦合到所述数字相位误差信号且经配置以响应于所述数字相位误差信号的一或多个值的表示与阈值之间的比较调整所述数字控制字。