基于ADV212的JPEG2000采集压缩板

摘要

本发明涉及一种基于ADV212的JPEG2000采集压缩板，包括主控芯片、晶振电路、SDRAM、电源电路以及外部接口，其中，ADV212有两个主要接口：像素接口VDATA和主机接口HDATA，使用VDATA接口作为图像数据的输入，HDATA接口作为压缩数据的输出。使用Altera Cyclone III系列的EP3CF484芯片作为系统的主控芯片，负责ADV212以及外部数据接口的控制。晶振电路：具有3套独立的晶振系统，一路为50MHz的FPGA专用频率，一路为27MHz的图像数据采频率，一路为100MHz的高速数据接口频率。本发明具有体积小、性能高、接口扩展性高的优点。

主权项

一种基于ADV212的JPEG2000采集压缩板，包括主控芯片、晶振电路、SDRAM、电源电路以及外部接口，其中，ADV212有两个主要接口：像素接口VDATA和主机接口HDATA，使用VDATA接口作为图像数据的输入，HDATA接口作为压缩数据的输出。使用Altera Cyclone III系列的EP3CF484芯片作为系统的主控芯片，负责ADV212以及外部数据接口的控制；晶振电路：具有3套独立的晶振系统，一路为50MHz的FPGA专用频率，一路为27MHz的图像数据采频率，一路为100MHz的高速数据接口频率。