发明名称 一种多模信号发生装置及其信号发生方法
摘要 本发明涉及多模信号发生装置,包括DSP控制器,其输入输出端与FPGA控制器的输入输出端相连,FPGA控制器、第二本振单元LO2的输出端均与第二混频单元的输入端相连,第二混频单元、第一本振单元LO1的输出端均与第一混频单元的输入端相连,第一混频单元的输出端与射频信号调理模块的输入端相连,射频信号调理模块的输出端作为装置输出端,处理器CPU的输入输出端分别与FPGA控制器、第二本振单元LO2、第一本振单元LO1的输入输出端相连。本发明还公开了多模信号发生装置的信号发生方法。本发明实现了不同模式的快速动态调度,提高了系统执行速度,降低了测试出错的风险,提高了多模信号源的稳定性。
申请公布号 CN103647529B 申请公布日期 2017.03.22
申请号 CN201310737008.1 申请日期 2013.12.26
申请人 中国电子科技集团公司第四十一研究所 发明人 王志;凌云志;黄武;王嘉嘉;季刚
分类号 H03K3/02(2006.01)I 主分类号 H03K3/02(2006.01)I
代理机构 蚌埠鼎力专利商标事务所有限公司 34102 代理人 张建宏
主权项 一种多模信号发生装置,包括DSP控制器,其输入输出端与FPGA控制器的输入输出端相连,FPGA控制器的输出端、第二本振单元LO2的输出端均与第二混频单元的输入端相连,第二混频单元的输出端、第一本振单元LO1的输出端均与第一混频单元的输入端相连,第一混频单元的输出端与射频信号调理模块的输入端相连,射频信号调理模块的输出端作为装置输出端,中央处理器CPU的输入输出端分别与FPGA控制器、第二本振单元LO2、第一本振单元LO1的输入输出端相连,时钟产生装置模块的输出端分别与DSP控制器、FPGA控制器的输入端相连,其特征在于:所述时钟产生装置模块包括鉴相器,鉴相器的输入端分别接10MHZ参考时钟、1/200分频器的输出端,鉴相器的输出端与第一低通滤波器的输入端相连,第一低通滤波器的输出端与压控振荡器VCO的输入端相连,压控振荡器VCO的输出端与第一功分器的输入端相连,第一功分器的输出端分别与直接数字频率合成器AD9858、1/200分频器的输入端相连,直接数字频率合成器AD9858的输出端与第二低通滤波器的输入端相连,第二低通滤波器的输出端与第二功分器的输入端相连,第二功分器的第一输出端与FPGA控制器的D/A转换模块的时钟输入端相连,第二功分器的第二输出端通过1/5分频器与DSP控制器的时钟输入端相连。
地址 233006 安徽省蚌埠市长征路726号101信箱