可配置物理不可克隆函数电路及其响应产生方法

摘要

本发明提供一种可配置物理不可克隆函数电路及其响应产生方法，电路中的可配置的环形振荡器为由n个二输入异或门和一个二输入与门依次串联形成的串行环路。电路结构中利用二输入异或门替代传统环形振荡器中的反相器，通过提取可配置的环形振荡器振荡频率间的随机性差异来产生激励响应对。通过调整配置信号使得该电路结构能够在产生相同比特序列的条件下使用更少的资源，从而大大降低了单位成本。

主权项

可配置物理不可克隆函数电路，其特征在于，包括至少一个可配置的比特序列产生器；可配置的比特序列产生器包括第一、第二选择器、m个结构相同的可配置的环形振荡器、第一计数器、第二计数器、第一寄存器、第二寄存器和比较器；其中，可配置的环形振荡器包括由n个二输入异或门依次串联形成的串联支路和一个二输入与门；每个异或门的两个输入端中，一个输入端与前一个异或门的输出端相连，另一输入端为配置信号的输入端，当二输入异或门的一个输入端输入高电平，另一个输入端输入低电平时，所述二输入异或门表征为一个反向器；当二输入异或门的两个输入端输入电平相同时，所述二输入异或门表征为一个延时器；串联支路与二输入与门形成一个串行环路，串行环路中，串联支路最前端异或门的一个输入端与二输入与门的输出端相连，串联支路最末端异或门的输出端与二输入与门的一个输入端相连，二输入与门的另一个输入端为使能信号输入端；第一、第二选择器均为m选1选择器，第一、第二选择器的选择输入端分别与m个环形振荡器的输出端相连；第一选择器的输出端与第一计数器相连，第二选择器的输出端与第二计数器相连；第一计数器的输出端通过第一寄存器与比较器的第一输入端相连，第二计数器的输出端通过第二寄存器与比较器的第二输入端相连；比较器的输出端即为所述可配置的比特序列产生器的输出端。