发明名称 | 半导体存储装置 | ||
摘要 | 实施方式的半导体存储装置具备衬底、积层体、多个柱状部、配线部、及第一配线。所述多个柱状部在设定沿与第一方向及第二方向交叉的第三方向延伸的假想性的第一直线时被分为:第一组,包含中心轴沿所述第三方向而交替配置在所述第一直线的两侧的n个(n为3以上且32以下的整数)的柱状部;及第二组,包含形成使所述第一组相对于所述第一直线反转的位置关系的n个柱状部;且所述第一组及所述第二组交替排列。 | ||
申请公布号 | CN106531740A | 申请公布日期 | 2017.03.22 |
申请号 | CN201610643505.9 | 申请日期 | 2016.08.08 |
申请人 | 株式会社东芝 | 发明人 | 阿久津良宏 |
分类号 | H01L27/115(2017.01)I | 主分类号 | H01L27/115(2017.01)I |
代理机构 | 北京律盟知识产权代理有限责任公司 11287 | 代理人 | 张世俊 |
主权项 | 一种半导体存储装置,其特征在于具备:衬底;积层体,设置在所述衬底上,且具有分别隔开而积层的多个电极层;多个柱状部,设置在所述积层体内,沿所述积层体的积层方向延伸,且分别具有:半导体部;及存储器膜,设置在所述半导体部与所述电极层之间;配线部,设置在所述积层体内,且在第一方向延伸;及第一配线,设置在所述多个柱状部上,且在相对于所述第一方向交叉的第二方向延伸;且所述多个柱状部在设定沿相对于所述第一方向及所述第二方向交叉的第三方向延伸的假想性的第一直线时被分为:第一组,包含中心轴沿所述第三方向而交替配置在所述第一直线的两侧的n个(n为3以上32以下的整数)柱状部;及第二组,包含形成使所述第一组相对于所述第一直线反转的位置关系的n个柱状部;且所述第一组及所述第二组交替排列。 | ||
地址 | 日本东京 |