发明名称 |
一种应用于FPGA数字电路的冗余容错技术 |
摘要 |
本发明公开了一种应用于FPGA数字电路的冗余容错技术。将数字电路可重构技术的思想用在FPGA逻辑资源电路故障的容错上,来提高系统运行的可靠性。数字电路可重构区域A实现逻辑功能的切换通过动态的加载电路位流数据配置文件A1.bit或者A2.bit来实现。 |
申请公布号 |
CN106528310A |
申请公布日期 |
2017.03.22 |
申请号 |
CN201510578101.1 |
申请日期 |
2015.09.14 |
申请人 |
汪鹏 |
发明人 |
汪鹏 |
分类号 |
G06F11/07(2006.01)I |
主分类号 |
G06F11/07(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种应用于FPGA数字电路的冗余容错技术,其特征包括:FPGA底层结构、微处理器的不同使用方法、数字电路动态可重构原理、数字电路冗余容错修复方法;通过该设计,能自由快速的对FPGA数字电路进行冗余故障容错修复。 |
地址 |
610054 四川省成都市成华区建设北路二段电子科技大学沙河校区新苑3栋143 |