| 摘要 |
トレンチゲート型の半導体装置において、電界緩和ウェルによるゲート絶縁膜の電界緩和とオン抵抗増大とのトレードオフ関係を改善する。基板（１）と、基板（１）上に設けられた第１導電型のドリフト層（２ａ）と、ドリフト層（２ａ）上に形成された第２導電型のベース領域（４）と、ベース領域（４）内に位置する第１導電型のソース領域（６）と、ベース領域（４）とソース領域（６）とを貫通するトレンチ（７）と、トレンチ（７）と離間して、ベース領域（４）より深い位置に形成された第２導電型の電界緩和ウェル（２５）と、トレンチ（７）の内壁に形成されたゲート絶縁膜（９）と、トレンチ（７）内にゲート絶縁膜（９）を介して埋め込まれたゲート電極（１０）と、を備え、電界緩和ウェル（２５）は、横方向の幅が底部から上部に向かって拡がる形状であることを特徴とする。 |
