| 摘要 |
【課題】チップ面積の縮小を可能とする半導体装置を提供する。【解決手段】第１の面と第２の面とを有する半導体層１０と、第１の面側の半導体層上に設けられたゲート絶縁膜２２と、ゲート絶縁膜上に設けられたゲート電極２４と、ゲート電極上に設けられた第１の層間絶縁膜３０と、第１の層間絶縁膜上に設けられ、ｎ型の第１の領域３２ａと、第１の領域を囲むｐ型の第２の領域３２ｂと、第２の領域を囲むｎ型の第３の領域３２ｅを有する半導体膜３２と、半導体膜上に設けられた第２の層間絶縁膜３４と、一部が第１の面に接し、一部が第２の層間絶縁膜上に設けられ、半導体層及び第３の領域と電気的に接続され、ゲート電極との間に、半導体膜の一部を挟んで設けられた第１のソース電極パッド３６と、第２の層間絶縁膜上に設けられ、ゲート電極及び第１の領域と電気的に接続されたゲート電極パッド３８と、を備える。【選択図】図１ |
