发明名称 半導体装置および検査パターン配置方法
摘要 【課題】チップ面積の増大が抑制された半導体装置を提供する。【解決手段】半導体装置は、第1の検査パターン11A〜11Dと、上層側パターン41A、42Aと、を有している。前記第1の検査パターン11A〜11Dは、半導体チップのチップ領域に配置されたパターンである。また、上層側パターンは、前記第1の検査パターン11A〜11Dよりも上層側に配置されたパターンである。上層側パターン41A、42Aは、第1の検査パターン11A〜11Dの少なくとも一部に重なっている。【選択図】図4
申请公布号 JP2017053999(A) 申请公布日期 2017.03.16
申请号 JP20150177671 申请日期 2015.09.09
申请人 株式会社東芝 发明人 山口 浩之
分类号 G03F9/00;H01L21/68 主分类号 G03F9/00
代理机构 代理人
主权项
地址