发明名称 |
隧穿场效应晶体管及其制造方法 |
摘要 |
一种隧穿场效应晶体管及其制造方法,包括:半导体衬底;沟道区,位于半导体衬底上;栅介质层,位于沟道区上,为具有铁电属性的栅介质层;栅电极层,位于栅介质层上,并与栅介质层形成栅堆叠;源/漏区,具有第一掺杂类型的源区和第二掺杂类型的漏区位于沟道区两侧且嵌入半导体衬底中,其中,部分源区延伸至栅堆叠下方;袋区,具有第二掺杂类型的袋区位于栅堆叠下方源区中并被源区所包裹。依照本发明的隧穿FET及其制备方法,通过在袋区形成异质结,从而减小袋区与源区界面处能带间隙,提高载流子的隧穿几率,从而提高晶体管的驱动能力,同时通过采用具有铁电属性的栅介质层,利用铁电栅介质层的表面电势放大作用实现导通电流的进一步提高。 |
申请公布号 |
CN106504989A |
申请公布日期 |
2017.03.15 |
申请号 |
CN201510564000.9 |
申请日期 |
2015.09.07 |
申请人 |
中国科学院微电子研究所 |
发明人 |
许高博;殷华湘;徐秋霞 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 |
代理人 |
陈红 |
主权项 |
一种隧穿场效应晶体管,包括:半导体衬底;沟道区,位于所述半导体衬底上;栅介质层,位于所述沟道区上,所述栅介质层为具有铁电属性的栅介质层;栅电极层,所述栅电极层位于所述栅介质层上,并与所述栅介质层形成栅堆叠;源/漏区,具有第一掺杂类型的源区和第二掺杂类型的漏区位于所述沟道区两侧且嵌入半导体衬底中,其中,部分源区延伸至所述栅堆叠下方;袋区,具有第二掺杂类型的袋区位于所述栅堆叠下方源区中并被源区所包裹。 |
地址 |
100029 北京市朝阳区北土城西路3# |