FPGA异构加速系统、数据传输方法及FPGA

摘要

本发明公开了FPGA异构加速系统，包括：FPGA和PCIe驱动端；其中，FPGA具有第一预定个数的DMA及每个DMA对应的请求队列；PCIe驱动端具有第二预定个数的服务线程；服务线程，用于检查对应的请求队列是否为空；若为空，则将新的请求添加到对应的请求队列中，并启动对应DMA开始数据传输；DMA，用于依次处理对应请求队列中的请求，并在完成每一个请求后向PCIe驱动端发送中断，提示数据传输完成；通过多个DMA共同进行数据传输，能最大限度的提高PCIe总线利用率，提高数据传输速度；进而为异构加速算法提高可靠速度保证；本发明还公开了FPGA异构加速的数据传输方法、FPGA，具有上述有益效果。

主权项

一种FPGA异构加速系统，其特征在于，包括：FPGA和PCIe驱动端；其中，所述FPGA具有第一预定个数的DMA及每个DMA对应的请求队列；所述PCIe驱动端具有第二预定个数的服务线程；所述服务线程，用于检查对应的请求队列是否为空；若为空，则将新的请求添加到对应的请求队列中，并启动对应DMA开始数据传输；所述DMA，用于依次处理对应请求队列中的请求，并在完成每一个请求后向所述PCIe驱动端发送中断，提示数据传输完成。