一种改进放大器结构的低误差示波器

摘要

本发明公开了一种改进放大器结构的低误差示波器,包括衰减器、前置放大器、采样器、模数转换器、存储器、采样时钟、时基电路、晶体振荡器、处理器、显示器和天线模块；所述衰减器、前置放大器、采样器、模数转换器、存储器、处理器、显示器依次相连；所述模数转换电路还与采样时钟相连，所述时基电路分别与采样时钟、晶体整荡器、处理器相连；所述处理器还与天线模块相连；本发明采用CPU，运算能力、处理功能强大，不但强化了示波器的性能，而且增加了很多可以扩展的接口，同时将采样部分的电路分为多个模块，包括采样时钟、时基电路、晶体振荡器等，将功能进行细化，有利于减少内部电路的误差，内部设置更加人性化。

主权项

一种改进放大器结构的低误差示波器，其特征在于：包括衰减器、前置放大器、采样器、模数转换电路、存储器、采样时钟、时基电路、晶体振荡器、中央处理器、显示器和天线模块；所述衰减器、前置放大器、采样器、模数转换电路、存储器、中央处理器、显示器依次相连；所述模数转换电路还与采样时钟相连，所述时基电路分别与采样时钟、晶体振荡器、中央处理器相连；所述中央处理器还与天线模块相连；信号进入衰减器进行衰减后进入前置放大器进行信号放大，经过放大后的信号进入采样器进行采样，经过采样后的信号进入模数转换电路，由模拟信号转换为数字信号，信号进入采样器的时候，晶体振荡器为时基电路提供驱动，时基电路在中央处理器的控制下产生脉冲信号，提供给采样时钟，采样时钟为采样器提供采样时的时钟基准，存储器将转化为数字信号的信号进行储存，进入中央处理器处理后通过显示屏进行显示；信号经过中央处理器处理后通过天线模块发送出去；所述前置放大器的具体电路结构包括第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻，第一三极管、第二三极管、第三三极管、第四三极管，其中，所述第一电容的一端作为前置放大器的输入端与衰减器连接，第一电容的另一端分别连接第八电容的一端、第六电阻的一端、第一三极管的基极；所述第八电容的另一端连接第一电阻的一端，所述第一电阻的另一端连接第四电容的一端，所述第四电容的另一端连接第十电阻的一端，所述第十电阻的另一端分别连接第九电阻的一端、第七电容的一端；所述第七电容的另一端、第十二电阻的一端相连接，并作为前置放大器的输出端与采样器连接；所述第九电阻的另一端分别连接第六电容的一端、第十一电阻的一端；所述第十一电阻的另一端连接第三三极管的发射极；所述第三三极管的基极连接第六电容的另一端；所述第三三极管的集电极连接第二电阻的一端；所述第二电阻的另一端分别连接第二三极管的发射极、第十电容的一端、第四三极管的基极；所述第四三极管的发射极连接第十二电阻的另一端；所述第四三极管的集电极连接第三电容的一端；所述第三电容的另一端分别连接第七电阻的一端、第五电阻的一端、第九电容的一端、第三电阻的一端、第六电阻的另一端；所述第七电阻的另一端连接第十电容的另一端；所述第五电阻的另一端连接第二三级管的集电极；第二三极管的基极连接第五电容的一端；所述第五电容的另一端连接第一三极管的集电极、第三电阻的另一端；所述第一三极管的发射极连接第二电容的一端；所述第二电容的另一端分别连接第八电阻的一端、第四电阻的一端；所述第四电阻的另一端连接第九电容的另一端；所述第八电阻的另一端分别连接第六电容的另一端、第三三极管的基极。