发明名称 |
一种基于systemverilog的AHB核随机验证方法 |
摘要 |
本发明提供了一种基于systemverilog的AHB核随机验证方法,包括:采用激励驱动模块在每个周期开始时读取激励生成模块的数据,并传输至待测IP模块;采用反馈信号收集模块在周期结束时,将激励驱动模块中从机的数据反馈给激励发生模块的主机;采用激励生成模块根据反馈信号收集模块提供的数据,约束下一周期的允许输入种类列表,并在下一周期开始从允许输入种类列表中随机挑选一种种类;采用监视校验模块在每个周期收集待测IP的输入输出信息并打印到log,然后检查该输入输出信息是否符合断言要求;采用断言模块根据IP预定时刻的状态直接对比义判断是否符合预定协议的要求。 |
申请公布号 |
CN106502900A |
申请公布日期 |
2017.03.15 |
申请号 |
CN201610936104.2 |
申请日期 |
2016.10.24 |
申请人 |
上海华力微电子有限公司 |
发明人 |
徐迪宇;姜勇吉;王宗传 |
分类号 |
G06F11/36(2006.01)I |
主分类号 |
G06F11/36(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
智云 |
主权项 |
一种基于systemverilog的AHB核随机验证方法,其特征在于包括:第一步骤:采用激励驱动模块在每个周期开始时读取激励生成模块的数据,并传输至待测IP模块;第二步骤:采用反馈信号收集模块在周期结束时,将激励驱动模块中从机的数据反馈给激励发生模块的主机;第三步骤:采用激励生成模块根据反馈信号收集模块提供的数据,约束下一周期的允许输入种类列表,并在下一周期开始从允许输入种类列表中随机挑选一种种类;第四步骤:采用监视校验模块在每个周期收集待测IP的输入输出信息并打印到log,然后检查该输入输出信息是否符合断言要求;第五步骤:采用断言模块根据IP预定时刻的状态直接对比义判断是否符合预定协议的要求。 |
地址 |
201203 上海市浦东新区张江开发区高斯路568号 |