发明名称 |
视频流像素级数据随机实时访问的存储器 |
摘要 |
一种视频流像素级数据随机实时访问的存储器。存储器为相同结构的两组模块组成,每一组模块采用两块相同的数据突发读写Burst 2的QDR2存储模块组合扩展构成模块组合,两块QDR2存储模块通过地址总线组、时钟信号线组、控制信号线组和数据总线组并联在一起。在每一组存储模块组合中,设置结构完全相同、专用于每次图像数据访问按两个数据突发方式读写的存储单元。存储器的两组存储模块组合按照图像数据相邻的两个奇行、偶行设置为奇行存储单元和偶行存储单元,分别在奇行存储单元中存储图像奇行数据,在偶行存储单元中存储图像偶行数据。本新型充分利用存储空间,确保Burst 2突发方式读写有效,实现用一个像素时钟周期同时读写4个像素值。 |
申请公布号 |
CN206021233U |
申请公布日期 |
2017.03.15 |
申请号 |
CN201620794469.1 |
申请日期 |
2016.07.26 |
申请人 |
四川大学 |
发明人 |
张行;应三丛;范昌平;王兴政 |
分类号 |
G06F3/06(2006.01)I;G06F5/16(2006.01)I;G06F12/0875(2016.01)I;G06F12/0879(2016.01)I;G06T1/00(2006.01)I;G06T1/60(2006.01)I |
主分类号 |
G06F3/06(2006.01)I |
代理机构 |
成都睿道专利代理事务所(普通合伙) 51217 |
代理人 |
潘育敏;刘金蓉 |
主权项 |
一种视频流像素级数据随机实时访问的存储器,其特征在于:视频流像素级数据随机实时访问的存储器基于高性能图像处理平台应用,平台以FPGA为控制器;存储器为相同结构的两组模块组合组成,每一组模块采用两块相同的数据突发读写Burst 2的QDR2存储模块组合扩展构成模块组合,两块QDR2存储模块通过地址总线组、时钟信号线组、控制信号线组和数据总线组并联在一起,控制信号对两块QDR2存储模块同时进行控制;在每一组存储模块组合中,设置结构完全相同、专用于每次图像数据访问按两个数据突发方式读写的存储单元;存储器的两组存储模块组合分别按照图像数据相邻的两个奇行、偶行设置为奇行存储单元QDR2_1和偶行存储单元QDR2_2,分别在奇行存储单元QDR2_1中存储奇行数据,在偶行存储单元QDR2_2中存储偶行数据。 |
地址 |
610064 四川省成都市一环路南一段24号 |