时钟滤波电路

摘要

本发明提出时钟滤波电路，包括第一滤波单元与第二滤波单元，用以对输入的时钟信号进行滤波；第一逻辑单元，其第一输入端连接时钟信号源，第二输入端连接第一滤波单元的输出端；第二逻辑单元，其第一输入端连接时钟信号源，第二输入端连接第二滤波单元的输出端；锁存单元，用以响应第一逻辑单元、第二逻辑单元的输出信号产生一路输出；第三逻辑单元，其第一输入端连接时钟信号源，第二输入端连接锁存单元的输出端；第四逻辑单元，其第一输入端连接时钟信号源，第二输入端连接锁存单元的输出端；以及多路复用单元，用以分别获取锁存单元、第三逻辑单元与第四逻辑单元的输出信号。本发明提供更为有效的时钟信号保护,具有功耗低、自适应周期等特点，适用于大规模集成电路。

主权项

一种时钟滤波电路，其特征在于：包括第一滤波单元，其输入端连接时钟信号源，用以对输入的时钟信号进行滤波，继而输出第一时钟信号；第一逻辑单元，设有第一输入端与第二输入端，其第一输入端连接时钟信号源，其第二输入端连接第一滤波单元的输出端；第二滤波单元，其输入端连接时钟信号源，用以对输入的时钟信号进行滤波，继而输出第二时钟信号；第二逻辑单元，设有第一输入端与第二输入端，其第一输入端连接时钟信号源，其第二输入端连接第二滤波单元的输出端；锁存单元，设有第一输入端与第二输入端，其第一输入端与第一逻辑单元的输出端连接，其第二输入端与第二逻辑单元的输出端连接，用以响应第一逻辑单元、第二逻辑单元的输出信号产生一路输出；第三逻辑单元，设有第一输入端与第二输入端，其第一输入端连接时钟信号源，其第二输入端连接锁存单元的输出端；第四逻辑单元，设有第一输入端与第二输入端，其第一输入端连接时钟信号源，其第二输入端连接锁存单元的输出端；以及多路复用单元，设有第一输入端、第二输入端与第三输入端，分别获取锁存单元、第三逻辑单元与第四逻辑单元的输出信号，最终输出第三时钟信号。