发明名称 |
用于集成电路图案化的方法 |
摘要 |
一种图案化衬底的方法包括在衬底上方形成硬掩模层;在硬掩模层上方形成第一材料层;以及在第一材料层中形成沟槽。方法进一步包括使用离子束通过沟槽蚀刻处理硬掩模层。对于蚀刻工艺而言,降低硬掩模层的被处理的部分的蚀刻速率同时对于蚀刻工艺而言硬掩模层的未被处理的部分的蚀刻速率保持大致不变。在处理硬掩模层之后,方法进一步包括使用蚀刻工艺去除第一材料层和去除硬掩模层的未处理的部分,从而在衬底上方形成硬掩模。方法进一步包括使用硬掩模作为蚀刻掩模蚀刻衬底。本发明实施例涉及用于集成电路图案化的方法。 |
申请公布号 |
CN106486343A |
申请公布日期 |
2017.03.08 |
申请号 |
CN201610663305.X |
申请日期 |
2016.08.12 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
杨宗潾;陈华丰;陈桂顺;谢旻谚;李勃学;傅士奇;龙元祥;蔡晏佐 |
分类号 |
H01L21/02(2006.01)I;H01L21/3065(2006.01)I |
主分类号 |
H01L21/02(2006.01)I |
代理机构 |
北京德恒律治知识产权代理有限公司 11409 |
代理人 |
章社杲;李伟 |
主权项 |
一种图案化衬底的方法,所述方法包括:在所述衬底上方形成硬掩模层;在所述硬掩模层上方形成第一材料层;在所述第一材料层中形成沟槽;利用离子束穿过所述沟槽处理所述硬掩模层,其中,对于蚀刻工艺而言所述硬掩模层的被处理的部分的蚀刻速率降低,同时对于所述蚀刻工艺而言所述硬掩模层的未被处理的部分的蚀刻速率保持大致不变;在处理所述硬掩模层之后,去除所述第一材料层;利用所述蚀刻工艺去除所述硬掩模层的所述未被处理的部分,从而在所述衬底上方形成硬掩模;以及利用所述硬掩模作为蚀刻掩模来蚀刻所述衬底。 |
地址 |
中国台湾新竹 |