发明名称 AMOLED像素驱动电路及像素驱动方法
摘要 本发明提供的一种AMOLED像素驱动电路及像素驱动方法。该AMOLED像素驱动电路采用4T2C结构,包括:第一、第二、第三、第四薄膜晶体管(T1、T2、T3、T4)、第一、第二电容(C1、C2)、及有机发光二极管(OLED),并引入第一、第二全局信号(Vselx、Vsely)、及参考电压(Vref);通过第三薄膜晶体管(T3)向第一节点(a)提供参考电压(Vref),能够简化数据信号电压(Vdata),减小数据信号电压(Vdata)的复杂度,通过第四薄膜晶体管(T4)将数据信号电压(Vdata)写入第一薄膜晶体管(T1)即驱动薄膜晶体管的过程与复位(Reset)及阈值电压检测(Vth sensing)的过程分开,增加复位时间与补偿时间,能够有效补偿驱动薄膜晶体管的阈值电压变化,使AMOLED的显示亮度较均匀,提升显示品质。
申请公布号 CN104680982B 申请公布日期 2017.03.08
申请号 CN201510140733.X 申请日期 2015.03.27
申请人 深圳市华星光电技术有限公司 发明人 吴元均;蔡玉莹
分类号 G09G3/3258(2016.01)I 主分类号 G09G3/3258(2016.01)I
代理机构 深圳市德力知识产权代理事务所 44265 代理人 林才桂
主权项 一种AMOLED像素驱动电路,其特征在于,包括:第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第一电容(C1)、第二电容(C2)、及有机发光二极管(OLED);所述第一薄膜晶体管(T1)的栅极电性连接于第一节点(a),源极电性连接于第二节点(b),漏极电性连接于交流电源电压(Vdd);所述第二薄膜晶体管(T2)的栅极电性连接于扫描信号电压(Vsel),源极电性连接于数据信号电压(Vdata),漏极电性连接于第三节点(c);所述第三薄膜晶体管(T3)的栅极电性连接于第二全局信号(Vsely),源极电性连接于第一节点(a),漏极电性连接于参考电压(Vref);所述第四薄膜晶体管(T4)的栅极电性连接于第一全局信号(Vselx),源极电性连接于第三节点(c),漏极电性连接于第一节点(a);所述第一电容(C1)的一端电性连接于第三节点(c),另一端电性连接于有机发光二极管(OLED)的阴极及接地端;所述第二电容(C2)的一端电性连接于第一节点(a),另一端电性连接于第二节点(b);所述有机发光二极管(OLED)的阳极电性连接于第二节点(b),阴极电性连接于接地端;所述第一薄膜晶体管(T1)为驱动薄膜晶体管;所述第一全局信号(Vselx)、第二全局信号(Vsely)、扫描信号电压(Vsel)、及交流电源电压(Vdd)相组合先后对应于复位阶段(Reset)、阈值电压检测阶段(Vth sensing)、阈值电压补偿阶段(Programming)、及驱动发光阶段(Emitting);在所述复位阶段(Reset),所述扫描信号电压(Vsel)与第二全局信号(Vsely)为高电位,第一全局信号(Vselx)与交流电源电压(Vdd)为低电位;在所述阈值电压检测阶段(Vth sensing),所述第二全局信号(Vsely)与交流电源电压(Vdd)为高电位,扫描信号电压(Vsel)与第一全局信号(Vselx)为低电位;在所述阈值电压补偿阶段(Programming),所述扫描信号电压(Vsel)与第二全局信号(Vsely)为低电位,第一全局信号(Vselx)与交流电源电压(Vdd)为高电位;在所述驱动发光阶段(Emitting),所述扫描信号电压(Vsel)、第一全局信号(Vselx)、及第二全局信号(Vsely)为低电位,交流电源电压(Vdd)为高电位。
地址 518132 广东省深圳市光明新区塘明大道9—2号