| 发明名称 | 半导体器件 | ||
| 摘要 | 本发明公开了一种半导体器件，包括衬底、衬底上的缓冲层、缓冲层上的反型掺杂隔离层、反型掺杂隔离层上的阻挡层、阻挡层上的沟道层、沟道层上的栅极堆叠结构、栅极堆叠结构两侧的源漏区，其特征在于：缓冲层和/或阻挡层和/或反型掺杂隔离层为SiGe合金或者SiGeSn合金，沟道层为GeSn合金。依照本发明的半导体器件，采用SiGe/GeSn/SiGe的量子阱结构，限制载流子的输运，并且通过晶格失配引入应力，大大提高了载流子迁移率，从而提高了器件驱动能力以适应高速高频应用。 | ||
| 申请公布号 | CN103594506B | 申请公布日期 | 2017.03.08 |
| 申请号 | CN201210293234.0 | 申请日期 | 2012.08.16 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 马小龙;殷华湘;许淼;朱慧珑 |
| 分类号 | H01L29/778(2006.01)I;H01L29/12(2006.01)I | 主分类号 | H01L29/778(2006.01)I |
| 代理机构 | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人 | 陈红 |
| 主权项 | 一种半导体器件，包括衬底、衬底上的缓冲层、缓冲层上的反型掺杂隔离层、反型掺杂隔离层上的阻挡层、阻挡层上的沟道层、沟道层上的栅极堆叠结构、栅极堆叠结构两侧的源漏区，其特征在于：缓冲层和/或阻挡层和/或反型掺杂隔离层为SiGe合金或者SiGeSn合金，并且沟道层为Ge<sub>1‑z</sub>Sn<sub>z</sub>，沟道层与栅极堆叠结构之间还包括SiGe合金的盖层，阻挡层、沟道层与盖层共同构成SiGe/GeSn/SiGe的量子阱结构。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3# | ||