发明名称 |
基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法 |
摘要 |
基于多导航系统的抗遮挡的高精度同步时钟系统包括信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多导航系统模块及外部接口模块。信号处理模块用于高精度时间间隔测量、IRIG_B码编码及同步信号产生,核心控制模块驯服恒温晶振频率和控制压控电压,压控电压模块输出压控电压并调节恒温晶振的频率,恒温晶振模块提供系统时钟信号,多导航系统模块提供基于多导航系统的参考时间信号,外部接口模块提供标准接口形式的高精度同步信号及通信接口。本发明具有抗遮挡、功耗小、性价比高的优点,且导航信号被遮挡后仍可提供高精度同步时间信号,且短时间收到有效导航信号后立即修正恒温晶振频率,清零累计同步误差,延长抗遮挡时间。 |
申请公布号 |
CN104199278B |
申请公布日期 |
2017.03.08 |
申请号 |
CN201410446903.2 |
申请日期 |
2014.09.04 |
申请人 |
中国科学院测量与地球物理研究所;张杰 |
发明人 |
张杰;周栋明 |
分类号 |
G04G7/00(2006.01)I |
主分类号 |
G04G7/00(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
基于多导航系统的抗遮挡的高精度同步时钟系统,其特征在于,抗遮挡的高精度同步时钟由信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块和外部接口模块组成;以多模接收机提供的1PPS秒脉冲信号为参考时间信号,信号处理模块采用连续不间断的脉冲填补法来实时测量本地时钟频率,核心控制模块根据频率测量结果计算当前频率偏差和压控电压值,以驯服本地晶振频率,同时根据测量时间和频率偏差计算本地时钟的频率漂移率,且信号处理模块用FPGA内部逻辑门实现触发器逻辑门,且触发器逻辑门采用沿触发方式来产生多种同步信号,当多模接收机模块失锁后,根据失锁前计算得到的本地时钟频率漂移率和频率偏差,预测并计算出压控电压值,调节本地时钟频率和本地1PPS秒脉冲信号的相位,提高同步精度,当接收机再次短暂锁定时,根据失锁期间采用连续不间断脉冲填补法测量地频率数据,快速修正本地时钟频率和1PPS秒脉冲信号相位,消除累计的同步误差,使同步时钟具备抗遮挡性能;所述的连续不间断的脉冲填补法和多种同步脉冲信号的产生由可编程门阵列器件FPGA芯片实现的信号处理模块实现,所述的当前频率偏差、当前压控电压值、频率漂移率、预测压控电压值由FPGA内核实现的核心控制器实现,所述的多模接收机提供1PPS秒脉冲参考时间信号,所述的压控电压模块将压控电压输出给恒温晶振以调节恒温晶振频率,所述的恒温晶振具备频率调节功能,且为同步时钟系统提供本地时钟。 |
地址 |
430077 湖北省武汉市徐东大街340号 |