| 发明名称 | 形成半导体器件的方法 | ||
| 摘要 | 本公开涉及形成半导体器件的方法。一种形成半导体器件的方法，包括：在有源图案上形成牺牲栅图案；在牺牲栅图案的彼此对立的侧壁上形成间隔物；在有源图案和间隔物上形成层间绝缘层；去除牺牲栅图案以形成暴露有源图案的区域的栅沟槽；在有源图案的由栅沟槽暴露的区域上形成栅电介质层；在小于1atm的压强执行第一热处理以去除层间绝缘层中的杂质；在比第一热处理的温度高的温度对栅电介质层执行第二热处理；以及在栅沟槽中形成栅电极。 | ||
| 申请公布号 | CN106486353A | 申请公布日期 | 2017.03.08 |
| 申请号 | CN201610720818.X | 申请日期 | 2016.08.24 |
| 申请人 | 三星电子株式会社 | 发明人 | 俞东洙;金元洪;宋文均;李民主;崔戍侦 |
| 分类号 | H01L21/28(2006.01)I;H01L21/02(2006.01)I | 主分类号 | H01L21/28(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 张波 |
| 主权项 | 一种形成半导体器件的方法，包括：在衬底的上部形成限定有源图案的器件隔离层以形成所述有源图案；在所述有源图案上形成牺牲栅图案；在所述牺牲栅图案的彼此对立的侧壁上形成间隔物；在所述有源图案和所述间隔物上形成层间绝缘层；去除所述牺牲栅图案以形成由所述间隔物限定的栅沟槽，所述栅沟槽暴露所述有源图案的位于所述栅沟槽内的区域；在所述有源图案的由所述栅沟槽暴露的所述区域上形成栅电介质层；通过执行第一热处理从所述层间绝缘层去除杂质；对所述栅电介质层执行第二热处理，其中所述第二热处理在比所述第一热处理的温度高的温度被执行；以及在所述栅沟槽中形成栅电极，其中所述第一热处理在小于1atm的压强被执行。 | ||
| 地址 | 韩国京畿道 | ||