半導体素子基板およびその製造方法

摘要

ウエハ割れに対する強度を損なわずに、アイソレーション領域形成の拡散時間を短縮する。互いに隣接する半導体装置間のスクライブラインＳＬに沿って不連続でかつ断続的にウエハ両面に複数の円形穴４ａ，４ｂがそれぞれ並んで配設され、複数の円形穴４ａ，４ｂの周りにそれぞれ素子分離用の一導電型（ここではＰ型）のアイソレーション拡散層５ａ，５ｂがウエハ両面から深さ方向部に達して隣接穴間および上下底面間で互いに少なくとも一部が重なるように形成されている。【選択図】図１