| 摘要 |
【課題】プロセッサと連携する複数の回路ブロックを利用する場合に、ＣＰＵと複数の回路ブロックとの間で、回路ブロックの動作状況に応じた効果的なバスの帯域制御を行う。【解決手段】帯域制御回路は、帯域制御部と、帯域制御部のそれぞれを制御する管理部と、を備える。帯域制御部のそれぞれは、上記複数の回路ブロックのそれぞれによる上記バスの使用帯域を監視する帯域監視部、上記複数の回路ブロックのそれぞれの動作期間の開始と終了とを監視する動作期間観測部、および上記複数の回路ブロックのそれぞれに対して上記バスの使用帯域を制限可能な制限部を有する。管理部は、上記複数の回路ブロックのそれぞれの上記バスの平均使用帯域と動作期間とに応じて上記バスの使用帯域を制限する。【選択図】図２ |
