| 摘要 |
半導体記憶装置は、メモリセルの少なくとも一部の複数のメモリセルに接続された複数のワード線と、メモリセルの少なくとも一部の複数のメモリセルの一群を含む複数のブロックとを有するメモリセルアレイと、複数のワード線の中の特定の２以上のワード線に接続される複数のメモリセルを含み、これらメモリセルにメモリセルアレイ内の不良情報を記憶する不良情報記憶ブロックと、不良情報記憶ブロック内のメモリセルのデータを読み出して、不良情報記憶ブロックの不良判定を行う第１不良検出部と、不良と判定されると、メモリセルのデータの読み出し電圧レベルを変更して、再び不良情報記憶ブロック内のメモリセルのデータを読み出して、不良情報記憶ブロックの不良判定を行う第２不良検出部と、不良と判定されると、不良情報記憶ブロックを不良と決定する不良決定部と、を備える。 |
