发明名称 キャパシタの並列モニタ回路
摘要 キャパシタC1の充電電位Vcapと均等化電位Vrとを比較するコンパレータCMP1と、その出力により動作して充電電位Vcapが均等化電位Vrに一致するように充電電流を制御するトランジスタTra1,Trb1とを備えたキャパシタの並列モニタ回路において、キャパシタの両端電極の電位をそれぞれ抵抗分圧して減衰させる分圧抵抗Ra12,Ra13,Rb12,Rb13と、分圧電圧の差を増幅して充電電位Vcapを検出するオペアンプAMP1と、均等化電位Vrを可変値として設定するDAコンバータ80と、を備える。オペアンプAMP1により検出した充電電位VcapとDAコンバータ80により設定した均等化電位VrとをコンパレータCMP1により比較してトランジスタTra1,Trb1を制御する。これにより、汎用のコンパレータを使用して、直列に接続された複数のキャパシタを制約のない所望の電位で均等化充電可能とする。
申请公布号 JPWO2015045050(A1) 申请公布日期 2017.03.02
申请号 JP20150538695 申请日期 2013.09.26
申请人 富士電機株式会社 发明人 濱田 芳隆
分类号 H02J7/02 主分类号 H02J7/02
代理机构 代理人
主权项
地址