发明名称 | 一种半导体结构的制作方法 | ||
摘要 | 本发明提供一种半导体结构的制作方法,包括步骤S1:形成贯穿氮化硅层并深入衬底中的至少一个凹槽;S2:形成隔离结构;S3:从顶部去除第一厚度的氮化硅层,暴露出隔离结构的第一段,并对隔离结构进行回刻使其第一段宽度减小;S4:进一步去除第二厚度的氮化硅层,暴露出隔离结构的第二段,并对隔离结构进行回刻使其第二段宽度减小;S5:重复步骤S4至少一次,直至剩余的氮化硅层为第三厚度;S6:去除剩余的氮化硅层;S7:沉积得到浮栅结构。本发明在制作浮栅的过程中逐渐增大浮栅填充上开口,而底部有源区CD不用增大,可以扩大工艺窗口,有效避免浮栅中出现孔洞;还可以很好地调控浮栅形貌,提高器件的耦合率,并改善有源区与控制栅之间的击穿性能。 | ||
申请公布号 | CN106469730A | 申请公布日期 | 2017.03.01 |
申请号 | CN201510507796.4 | 申请日期 | 2015.08.18 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 王新鹏 |
分类号 | H01L27/11521(2017.01)I | 主分类号 | H01L27/11521(2017.01)I |
代理机构 | 上海光华专利事务所 31219 | 代理人 | 余明伟 |
主权项 | 一种半导体结构的制作方法,其特征在于,包括以下步骤:S1:提供一衬底,在所述衬底表面依次形成衬垫氧化层及氮化硅层,并形成贯穿所述衬垫氧化层及氮化硅层并深入所述衬底中的至少一个凹槽;S2:在所述凹槽中填充绝缘介质材料,形成隔离结构,并进行平坦化使所述隔离结构上表面与所述氮化硅层上表面齐平;S3:从顶部去除第一厚度的所述氮化硅层,暴露出所述隔离结构的第一段,并对所述隔离结构进行回刻,使所述隔离结构的第一段宽度减小;S4:进一步从顶部去除第二厚度的所述氮化硅层,暴露出所述隔离结构的第二段,并对所述隔离结构进行回刻,使所述隔离结构的第二段宽度减小,且回刻之后,所述隔离结构的第二段宽度大于第一段的宽度;S5:重复步骤S4至少一次,直至剩余的所述氮化硅层为第三厚度;S6:去除剩余的所述氮化硅层;S7:去除所述衬底表面的所述衬垫氧化层,并在所述衬底上依次沉积隧穿氧化层及浮栅材料,并平坦化,在所述隧穿氧化层表面得到浮栅结构。 | ||
地址 | 201203 上海市浦东新区张江路18号 |