发明名称 |
半导体器件的制造方法 |
摘要 |
本发明公开了一种半导体器件的制造方法。提供一种可提高半导体器件可靠性的技术。在倒装芯片的连接工序中,通过对预先装载在突起电极(4)的顶端面的焊锡以及预先涂布在引脚(焊接引线)(11)上的焊锡进行加热,以使其一体化并电连接。其中,所述引脚(11)包括具有第一宽度(W1)的宽截面(第一部分)(11w)和具有第二宽度(W2)的窄截面(第二部分)(11n)。通过对焊锡进行加热,可使配置在窄截面(11n)上的焊锡的厚度比配置在宽截面(11w)上的焊锡的厚度薄。接着,在倒装芯片的连接工序中,将突起电极(4)配置并接合在窄截面(11n)上。由此,可减少焊锡的渗出量。 |
申请公布号 |
CN102856220B |
申请公布日期 |
2017.03.01 |
申请号 |
CN201210229643.4 |
申请日期 |
2012.06.29 |
申请人 |
瑞萨电子株式会社 |
发明人 |
绀野顺平;西田隆文;木下顺弘;长谷川和功;杉山道昭 |
分类号 |
H01L21/60(2006.01)I |
主分类号 |
H01L21/60(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
陈伟;孟祥海 |
主权项 |
一种半导体器件的制造方法,其特征在于,包括以下工序:工序a,准备布线基板,其中,所述布线基板具有形成有多条焊接引线的上表面,所述焊接引线包括第一部分及第二部分,所述第一部分在俯视观察时由第一宽度构成,所述第二部分与所述第一部分一体形成且在俯视观察时由比所述第一宽度小的第二宽度构成;工序b,以半导体芯片的表面面向所述布线基板的所述上表面的方式将该半导体芯片配置到所述布线基板上,且将所述多条焊接引线和多个焊盘进行电连接的工序,其中,所述半导体芯片具有所述表面、形成于所述表面的所述多个焊盘、与所述多个焊盘接合的多个突起电极以及装载在所述多个突起电极的顶端面的多处第一焊锡;其中,所述工序a中所准备的布线基板的所述多条焊接引线上预先形成有多处第二焊锡,所述工序b中,以所述多个突起电极分别与所述多条焊接引线的所述第二部分重合的方式将所述半导体芯片配置到所述布线基板上,而且,所述工序b中,通过对所述第二焊锡进行加热以熔化所述第二焊锡,所述工序a中,配置在所述多条焊接引线中的所述第二部分上的所述多处第二焊锡的厚度,比配置在所述多条焊接引线中的所述第一部分上的所述多处第二焊锡的厚度薄。 |
地址 |
日本东京都 |