发明名称 半导体装置的制造方法
摘要 本发明提供一种能够提高半导体装置的性能的半导体装置的制造方法。在电阻元件形成区域(RR)中,在半导体基板(SB)上形成由硅构成的膜(CF1),向膜(CF1)离子注入由从第14族元素及第18族元素所构成的组中选择出的至少一种元素形成的杂质,形成由离子注入了杂质的部分的膜(CF1)构成的膜部(CF12)。接下来,在存储器形成区域(MR)中,在半导体基板(SB)上形成内部具有电荷蓄积部的绝缘膜(IFG),在绝缘膜(IFG)上形成导电膜(CF2)。
申请公布号 CN106469733A 申请公布日期 2017.03.01
申请号 CN201610675875.0 申请日期 2016.08.16
申请人 瑞萨电子株式会社 发明人 山本有纪;山下朋弘
分类号 H01L27/11563(2017.01)I;H01L27/11573(2017.01)I;H01L27/11568(2017.01)I 主分类号 H01L27/11563(2017.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 高培培;车文
主权项 一种半导体装置的制造方法,具有:(a)工序,准备半导体基板;(b)工序,在所述半导体基板的主面的第一区域中,在所述半导体基板的所述主面形成第一绝缘膜;(c)工序,在所述半导体基板的所述主面的第二区域中,在所述半导体基板的所述主面形成第二绝缘膜;(d)工序,在所述第一绝缘膜上及所述第二绝缘膜上形成由硅构成的第一膜;(e)工序,向形成在所述第二绝缘膜上的部分的所述第一膜离子注入第一导电型的第一杂质,来形成由离子注入了所述第一杂质的部分的所述第一膜构成的第一导电膜;(f)工序,向形成在所述第一绝缘膜上的部分的所述第一膜离子注入第二杂质,来形成由离子注入了所述第二杂质的部分的所述第一膜构成的第一膜部;(g)工序,在所述(f)工序之后,在所述半导体基板的所述主面的第三区域中,在所述半导体基板的所述主面形成内部具有电荷蓄积部的第三绝缘膜;(h)工序,在所述第三绝缘膜上形成第二导电膜;(i)工序,对所述第二导电膜进行图案化,形成由所述第二导电膜构成的第一栅极电极,并形成由所述第一栅极电极与所述半导体基板之间的部分的所述第三绝缘膜构成的第一栅极绝缘膜;(j)工序,对所述第一膜部进行图案化,形成由所述第一膜部构成的电阻体;以及(k)工序,对所述第一导电膜进行图案化,形成由所述第一导电膜构成的第二栅极电极,并形成由所述第二栅极电极与所述半导体基板之间的部分的所述第二绝缘膜构成的第二栅极绝缘膜,其中,在所述(a)工序中,准备在所述第二区域中具有形成于所述半导体基板的所述主面侧的第二导电型的第一半导体区域的所述半导体基板,所述半导体装置的制造方法还具有:(l)工序,在俯视观察下,在与所述第二栅极电极相邻的部分的所述第一半导体区域的上层部形成与所述第二导电型相反的第三导电型的第二半导体区域,所述(g)工序包括:(g1)工序,在所述第三区域中,向所述半导体基板的所述主面堆积所述第三绝缘膜;以及(g2)工序,对所述半导体基板进行热处理,所述(l)工序包括:(l1)工序,在俯视观察下,向与所述第二栅极电极相邻的部分的所述第一半导体区域的上层部离子注入所述第三导电型的第三杂质;以及(l2)工序,在所述(l1)工序之后,对所述半导体基板进行热处理,所述第二杂质由从第14族元素及第18族元素所构成的组中选择出的至少一种元素形成,所述(g2)工序中的热处理温度比所述(l2)工序中的热处理温度高。
地址 日本东京