发明名称 包含HEMT和MISFET的半导体装置及其形成方法
摘要 本发明涉及了包含HEMT和MISFET的半导体装置及其形成方法,其包括第一III‑V化合物层。第二III‑V化合物层被设置在第一III‑V化合物层上且在组分上不同与第一III‑V化合物层。第三III‑V化合物层被沉积在第二III‑V化合物层上且在组分上不同与第二III‑V化合物层。源极部件和漏极部件被设置在第三III‑V化合物层上的每个MISFET和HEMT区域中。栅电极被设置在位于源极部件和漏极部件之间的第二III‑V化合物层之上。栅极电介质层被设置在MISFET区域中的栅电极之下但位于第三III‑V化合物层的顶面之上。
申请公布号 CN104009034B 申请公布日期 2017.03.01
申请号 CN201310398148.0 申请日期 2013.09.04
申请人 台湾积体电路制造股份有限公司 发明人 周仲彦;刘圣得;杨富智;刘世昌;蔡嘉雄
分类号 H01L27/06(2006.01)I;H01L29/06(2006.01)I;H01L21/8234(2006.01)I;H01L21/335(2006.01)I 主分类号 H01L27/06(2006.01)I
代理机构 北京德恒律治知识产权代理有限公司 11409 代理人 章社杲;孙征
主权项 一种包含HEMT区域和MISFET区域的半导体结构,包括:第一III‑V化合物层;第二III‑V化合物层,设置在所述第一III‑V化合物层上,并且所述第二III‑V化合物层的组分不同于所述第一III‑V化合物层的组分;第三III‑V化合物层,设置在所述第二III‑V化合物层上,所述第三III‑V化合物层具有顶面;设置在所述第三III‑V化合物层上的所述MISFET区域中的源极部件和漏极部件;设置在所述第三III‑V化合物层上的所述HEMT区域中的源极部件和漏极部件;栅电极,设置在所述MISFET区域中的所述第三III‑V化合物层之上;以及栅极介电层,设置在所述栅电极之下但位于所述第三III‑V化合物层的所述顶面之上,从而防止所述栅电极和所述第三III‑V化合物层直接物理接触。
地址 中国台湾新竹