用于减轻同时多状态感测引起的变化的存储器及其方法

摘要

提供一种用于减轻同时多阈值(SMT)感测可以引起的感测变化的方法和设备。在SMT感测期间，可以使用两个或更多不同偏置条件以同时感测两个不同阈值电压。然而，当使用与用于验证的偏置条件不同的偏置条件读取时，存储器单元的阈值电压偏移可能存在变化。在一个实施例中，使用在SMT验证期间使用的两个(或全部)偏置条件读取每一个编程状态。换句话说，两个(或更多)不同的感测操作用于读取每一个存储器单元。来自这些不同感测操作的数据可以用于计算ECC解码器的初始值(例如，LLR、LR、概率)。在一个实施例中，仅当正常读取失败时执行该技术。

主权项

一种用于操作具有包括第一组和第二组的多个非易失性存储元件的非易失性存储器的方法，所述方法包括：在将第一组和第二组编程到多个数据状态的编程操作期间，使用第一偏置条件验证第一组非易失性存储元件；在所述编程操作期间，使用第二偏置条件验证第二组非易失性存储元件，其中第二组被验证为所述多个数据状态的第二组；在所述编程操作完成后的读取操作期间，使用第一偏置条件确定第一和第二组中的每一个非易失性存储元件的第一表观阈值电压；在所述读取操作期间，使用第二偏置条件确定第一组和第二组中的每一个非易失性存储元件的第二表观阈值电压；以及使用第一组和第二组中的每一个非易失性存储元件的第一表观阈值电压和第二表观阈值电压确定用于所述读取操作的ECC解码器的初始值。