发明名称 |
AD转换电路和摄像装置 |
摘要 |
本发明提供AD转换电路和摄像装置。斜波部(19)生成随着时间经过而增大或减小的参照信号。比较部(109)对作为AD转换对象的模拟信号和参照信号进行比较,在参照信号相对于所述模拟信号满足规定条件的定时,结束比较处理。主计数部(18)进行计数并输出计数值。锁存部(108)在与第1模拟信号的比较处理的结束对应的第1定时对第1计数值进行锁存后,在与第2模拟信号的比较处理的结束对应的第2定时对第2计数值进行锁存。列计数部(103)根据构成保持在锁存部(108)中的第1计数值的各比特的值而设定了初始值后,依次对构成保持在锁存部(108)中的第2计数值的各比特的值进行计数。 |
申请公布号 |
CN102832936B |
申请公布日期 |
2017.03.01 |
申请号 |
CN201210193330.8 |
申请日期 |
2012.06.12 |
申请人 |
奥林巴斯株式会社 |
发明人 |
萩原义雄 |
分类号 |
H03M1/12(2006.01)I;H04N5/3745(2011.01)I |
主分类号 |
H03M1/12(2006.01)I |
代理机构 |
北京三友知识产权代理有限公司 11127 |
代理人 |
李辉;于靖帅 |
主权项 |
一种AD转换电路,其具有:参照信号生成部,其生成随着时间经过而增大或减小的参照信号;比较部,其对从摄像装置的像素输出的作为AD转换对象的模拟信号和所述参照信号进行比较,在所述参照信号相对于所述模拟信号满足规定条件的定时,结束比较处理;第1计数部,其对时钟信号进行计数并输出计数值;锁存部,其在与第1模拟信号的所述比较处理的结束对应的第1定时对第1计数值进行了锁存之后,在与第2模拟信号的所述比较处理的结束对应的第2定时对第2计数值进行锁存;以及第2计数部,其根据构成保持在所述锁存部中的所述第1计数值的各比特的值而设定了初始值之后,依次对构成保持在所述锁存部中的所述第2计数值的各比特的值进行计数,所述AD转换电路输出与所述第1模拟信号和所述第2模拟信号的差分对应的数字数据,所述锁存部和所述第2计数部按照摄像装置的像素的排列的每1列或多列进行配置。 |
地址 |
日本东京都 |