| 发明名称 | 半导体装置 | ||
| 摘要 | 本发明提供一种半导体装置。根据本发明，能够提高半导体装置的可靠性。半导体装置(PKG1)包括搭载于配线基板(10)的上表面(10t)的半导体设备(半导体芯片或者半导体封装体)即存储设备(MC)。并且，在上表面(10t)，存储设备(MC)和上表面(10t)所具有的基板边(10s1)之间的间隔(SP1)小于存储设备(MC)和上表面(10t)所具有的基板边(10s2)之间的间隔(SP2)。并且，在上表面(10t)，在存储设备(M1)和基板边(10s1)之间形成有阻止部(DM)。 | ||
| 申请公布号 | CN106469708A | 申请公布日期 | 2017.03.01 |
| 申请号 | CN201610693914.X | 申请日期 | 2016.08.19 |
| 申请人 | 瑞萨电子株式会社 | 发明人 | 桂洋介;田沼祐辅 |
| 分类号 | H01L23/498(2006.01)I;H01L23/31(2006.01)I;H01L25/065(2006.01)I | 主分类号 | H01L23/498(2006.01)I |
| 代理机构 | 广州三环专利代理有限公司 44202 | 代理人 | 温旭;郝传鑫 |
| 主权项 | 一种半导体装置，其特征在于，包括：配线基板，其具有第1面、形成于所述第1面的第1绝缘膜以及形成于所述第1绝缘膜的阻止部；第1半导体设备，其搭载于所述配线基板的所述第1面上；第1树脂，其位于所述第1绝缘膜和所述第1半导体设备之间，其中，所述第1面具有第1边以及位于与所述第1边相对的一侧的第2边，所述第1半导体设备和所述第1边之间的间隔小于所述第1半导体设备和所述第2边之间的间隔，所述阻止部形成在所述第1半导体设备和所述第1边之间，并且在所述第1半导体设备和所述第2边之间并未形成有阻止部。 | ||
| 地址 | 日本东京都 | ||