发明名称 - MULTI-DEPTH ETCHING IN SEMICONDUCTOR ARRANGEMENT
摘要 특히, 하나 이상의 반도체 장치들 및 그러한 반도체 장치들을 형성하기 위한 기법들이 제공된다. 반도체 장치의 평면 영역 위에 제1 에칭 영역을 형성하기 위하여 에칭 시퀀스가 수행된다. 제1 에칭 영역은 반도체 제조 동안에 정렬을 위해 사용되는 정렬 마크와 같은 평면 구조물을 노출시킨다. 에칭 시퀀스는 반도체 장치의 반도체 핀 영역 위에 제2 에칭 영역을 형성한다. 실시예에서, 에칭 시퀀스는 반도체 핀 영역 내에 제1 트렌치, 제1 핀 너브 및 제1 필러를 형성하고, 제1 트렌치가 반도체 핀 영역의 반도체 기판 내에 형성된다. 다중-깊이 STI 구조물이 제1 트렌치, 제1 핀 너브 또는 제1 필러 중 적어도 하나 위에 형성된다.
申请公布号 KR101710754(B1) 申请公布日期 2017.02.27
申请号 KR20140110999 申请日期 2014.08.25
申请人 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 发明人 치앙 청유;츄수안 첸;쿠앙신 첸;차오 신룽
分类号 H01L29/78;H01L21/336 主分类号 H01L29/78
代理机构 代理人
主权项
地址