| 摘要 |
본 발명의 실시 예에 따른 클록 지연 회로는, 제어 코드의 상위 비트를 디코딩하여 그룹 비트들을 출력하는 그룹 비트 디코더, 상기 제어 코드의 하위 비트를 디코딩하여 공유 비트들을 출력하는 공유 비트 디코더, 상기 그룹 비트들 중 대응하는 그룹 비트와 상기 공유 비트들을 입력받아 제 1 써모미터 코드들을 출력하는 제 1 그룹들 및 상기 공유 비트들을 입력받아 제 2 써모미터 코드들을 출력하는 적어도 하나의 제 2 그룹을 갖는 코드출력셀 어레이, 및 상기 제 1 및 제 2 써모미터 코드들을 이용하여 입력된 클록을 지연시키는 지연 라인을 포함한다. 본 발명에 따른 클록 지연 회로, 지연 동기 회로, 및 ㄱ그것을 포함하는 반도체 메모리 장치는, 그룹 비트 혹은 공유 비트를 이용하여 써모미터 코드를 생성함으로써, 면적 소모를 줄일 수 있다. |
