- NON-PLANAR SEMICONDUCTOR DEVICE HAVING CHANNEL REGION WITH LOW BAND-GAP CLADDING LAYER
摘要
저 밴드 갭 클래딩 층들을 갖는 채널 영역들을 갖는 비-평면 반도체 디바이스를 설명한다. 예를 들어, 반도체 디바이스는 기판 위에 배치된 복수의 나노와이어의 수직 구성을 포함한다. 각각의 나노와이어는 제1 밴드 갭을 갖는 내부 영역 및 내부 영역을 둘러싸는 외부 클래딩 층을 포함한다. 클래딩 층은 더 낮은 제2 밴드 갭을 갖는다. 게이트 스택은 나노와이어들 각각의 채널 영역 상에 배치되고 나노와이어들 각각의 채널 영역을 완전히 둘러싼다. 게이트 스택은 클래딩 층 상에 배치되고 클래딩 층을 둘러싼 게이트 유전체 층, 및 게이트 유전체 층 상에 배치된 게이트 전극을 포함한다. 소스 및 드레인 영역은 나노와이어들의 채널 영역들의 어느 한 측 상에 배치된다.
申请公布号
KR20170021372(A)
申请公布日期
2017.02.27
申请号
KR20177004521
申请日期
2013.06.11
申请人
인텔 코포레이션
发明人
라도사블예비치, 마르코;듀이, 길버트;추-컹, 벤자민;바수, 디판잔;가드너, 사나즈 케이.;수리, 사티아르트;필라리세티, 라비;무케르지, 닐로이;텐, 한 우이;차우, 로버트 에스.