| 摘要 |
第１ｎ拡散領域（２）は、電源電位ＶＢのＶＢ端子に接続される。第１ｎ拡散領域（２）の内部に設けられた第１ｐ拡散領域（３）および第２ｎ拡散領域（４）の内部に設けられた第２ｐ拡散領域（５）は、基準電位ＶＳのＶＳ端子に接続される。第２ｎ拡散領域（４）は、電源電位ＶＢと基準電位ＶＳとの間の電位のＶＬ端子に接続される。第１ｎ拡散領域（２）と第２ｎ拡散領域（４）との間には、グランド電位のｐ-低濃度拡散領域（６−１）が設けられ、第１ｎ拡散領域（２）と第２ｎ拡散領域（４）とが電気的に分離される。第１ｎ拡散領域（２）および第１ｐ拡散領域（３）に設けられた中耐圧ＰＭＯＳ（２０）および中耐圧ＮＭＯＳ（３０）と、第２ｎ拡散領域（４）および第２ｐ拡散領域（５）に設けられた低耐圧ＰＭＯＳ（４０）および低耐圧ＮＭＯＳ（５０）とでハイサイド駆動回路が構成される。このようにすることで、小型化および高性能化を実現することができる。 |
