一种基于FPGA的IED双通道数据传输和双逻辑校验系统及方法

摘要

本发明公开了一种基于FPGA的IED双通道数据传输解析和双逻辑校验系统及方法，系统包括PL模块、PS模块和MIO；PL包括两个互相独立的AXI互联通道：主AXI互联通道和备用AXI互联通道；PS包括一个双核CPU：主CPU核和备用CPU核；MIO包括两个独立的外部网口：主外部网口和备用外部网口；主AXI互联通道与主CPU核相连，再与主外部网口相连，构成主通道；备用AXI互联通道与备用CPU核相连，再与备用外部网口相连，构成备用通道。该系统及方法在不改变现有智能变电站设计和运维模式的情况下，提高了IED的实时数据交互能力。当主通道发生故障引起主通道数据逻辑校验错误时，将备用数据通过内部互联切换到主通道的路径中继续发送，提高了IED对内部芯片或器件的容错能力。

主权项

一种基于FPGA的IED双通道数据传输和双逻辑校验系统，其特征在于，包括CPU插件；所述CPU插件包括PL模块、PS模块和MIO；所述PL模块包括两个互相独立的AXI互联通道：主AXI互联通道和备用AXI互联通道；所述PS模块包括一个双核CPU：主CPU核和备用CPU核；所述MIO包括两个独立的外部网口：主外部网口和备用外部网口；主AXI互联通道与主CPU核相连，主CPU核与主外部网口相连，构成主通道；备用AXI互联通道与备用CPU核相连，备用CPU核与备用外部网口相连，构成备用通道。