| 摘要 |
반도체 장치 및 이를 포함하는 통신 시스템이 제공된다. 상기 반도체 장치는, 레퍼런스 클럭을 생성하는 레퍼런스 클럭 발생부, 상기 레퍼런스 클럭을 제공받아, 상기 레퍼런스 클럭과 다른 주파수를 갖는 제1 클럭을 생성하는 위상 고정 루프(PLL), 송신 데이터에 포함된 미리 결정된 정수(integer) 값과 위상 간격(phase interval)을 곱한 값을 상기 레퍼런스 클럭의 라이징 에지(rising edge)로부터 딜레이시켜 제2 클럭을 생성하는 정수 분주기(integer divider), 및 상기 제2 클럭의 최초의 라이징 에지로부터 위상 변이(phase shift)된 제1 송신 신호를 생성하는 프로세싱부를 포함하고, 상기 위상 간격은 상기 제1 클럭의 주파수와 상기 레퍼런스 클럭의 주파수의 비를 이용하여 결정된다. |
