非易失性存储器体元件及其制作方法

摘要

本发明公开了一种非易失性存储器体元件及其制作方法，尤其是一种增进非易失性存储器元件写入效能的方法与装置。在一些实施例中，此非易失性存储器元件包括具有多个叠层的非易失性存储单元立体阵列。其中，每一个叠层包括多个耦接至位线的NAND非易失性存储单元串行、多条串行选择线和多条字线。这些串行选择线和字线与NAND非易失性存储单元串行直交排列。字线在NAND非易失性存储单元串行的表面与字线之间的交叉点上，构建出前述的非易失性存储单元。每一条串行选择线更包含多个串行选择线晶体管，用来将这些串行选择线耦接至对应的NAND非易失性存储单元串行。其中，至少有一条第一串行选择线被构建来接收第一电压以及一条第二串行选择线被构建来接收第二电压，且第二串行选择线比较靠近字线。

主权项

一种用来控制一非易失性存储元件的装置，包括：一立体阵列，由多个非易失性存储单元所构成；该立体阵列包括：多个叠层，每一这些叠层包括(1)多条NAND非易失性存储单元串行；每一条这些NAND非易失性存储单元串行耦接至一位线；(2)多条串行选择线(string select lines，SSL)以及一或多条字线；这些串行选择线以及该一或多条字线与这些NAND非易失性存储单元串行直交排列(arranged orthogonally)；该一或多条字线会在多个叠层的多个表面与该一或多条字线之间的多个交叉点(cross points)上，构建出这些非易失性存储单元；每一这些串行选择线包含多个串行选择线(SSL)晶体管，用来将这些串行选择线耦接至对应的这些NAND非易失性存储单元串行；其中，至少有一第一串行选择线被构建来接收一第一电压以及一第二串行选择线被构建来接收一第二电压；以及其中，该第二串行选择线比较靠近该一或多条字线。