基于闪存的存储设备的输入/输出虚拟化（IOV）主机控制器（HC）（IOV‑HC）

摘要

公开了基于闪存存储器的存储设备的输入/输出虚拟化(IOV)主机控制器(HC)(IOV‑HC)。在一个方面，IOV‑HC经由相应的客户端寄存器接口(CRI)耦合至输入/输出(I/O)客户端，以及还耦合至基于闪存存储器的存储设备。IOV‑HC包括传递请求列表(TRL)时隙偏移寄存器，其指示共享TRL中作为基本时隙被指派给各个CRI的时隙。IOV‑HC进一步包括TRL时隙计数寄存器，其指示共享TRL中的多少时隙指派给各个CRI。当从CRI接收定向至基于闪存存储器的存储设备的传递请求(TR)时，IOV‑HC被配置成基于对应于CRI的TRL时隙偏移寄存器和多个TRL时隙计数寄存器中的TRL时隙计数寄存器来将TR映射至共享TRL的时隙。

主权项

一种输入/输出虚拟化(IOV)主机控制器(HC)(IOV‑HC)，所述IOV‑HC经由对应的多个客户端寄存器接口(CRI)来通信地耦合至多个输入/输出(I/O)客户端，以及耦合至基于闪存存储器的存储设备；所述IOV‑HC包括：多个传递请求列表(TRL)时隙偏移寄存器，每个TRL时隙偏移寄存器指示共享TRL中作为基本时隙指派给所述多个CRI中的每个CRI的一时隙；以及多个TRL时隙计数寄存器，每个TRL时隙计数寄存器指示所述共享TRL中指派给所述多个CRI中的每个CRI的时隙数目；以及所述IOV‑HC被配置成：从所述多个CRI中的一CRI接收定向至所述基于闪存存储器的存储设备的传递请求(TR)；以及由所述IOV‑HC的TR获取电路基于所述多个TRL时隙偏移寄存器中的TRL时隙偏移寄存器和所述多个TRL时隙计数寄存器中的TRL时隙计数寄存器将所述TR映射至所述共享TRL的时隙，所述TRL时隙偏移寄存器和所述TRL时隙计数寄存器对应于所述CRI。