电荷与数字混合累加型CMOS‑TDI图像传感器

摘要

本发明涉及模拟集成电路设计领域，为实现充分发挥电荷域无噪声累加，数字域累加芯片面积小、无累加上限的优点，同时又不对电荷域累加时的传输效率和满阱容量以及数字域累加时ADC的速度提出过高要求，本发明采用的技术方案是，电荷与数字混合累加型CMOS‑TDI图像传感器，由像素阵列、列并行ADC阵列、列并行数字域累加阵列、移位寄存器、时序控制模块构成，像素阵列大小为L列N行，像素阵列中N行像素分成K个子像素阵列，每个子像素阵列由M行像素和一个读出电路组成；每个子像素阵列各级之间采用电荷累加方式，K个子阵列之间采用数字累加方式，其中N＝M×K。本发明主要应用于集成电路设计。

主权项

一种电荷与数字混合累加型CMOS‑TDI图像传感器，其特征是，由像素阵列、列并行ADC阵列、列并行数字域累加阵列、移位寄存器、时序控制模块构成，像素阵列大小为L列N行，像素阵列中N行像素分成K个子像素阵列，每个子像素阵列由M行像素和一个读出电路组成；每个子像素阵列各级之间采用电荷累加方式，K个子阵列之间采用数字累加方式，其中N＝M×K；从像素阵列输出的模拟信号经列并行ADC阵列处理转成数字信号，列并行ADC阵列后连接数字域累加器，再由数字域累加器对相同曝光信号的数字码进行累加操作，累加后的信号由移位寄存器输出，时序控制模块负责产生控制各个模块的协调工作。