一种沟槽功率MOS器件结构及其制备方法

摘要

本发明涉及半导体制造技术领域，尤其涉及一种沟槽功率MOS器件结构及其制备方法，通过工艺调整，在高的基区掺杂附近增加保护型源区注入形成源区保护区，从而使器件沟道下移，同样开启电压值时，一方面可以提升基区浓度，另一方面可以使孔掺杂远离沟道区，减少了对开启电压的影响，从而可以使用更浓的孔掺杂降低基区电阻，进而实现三个关键器件参数的性能提升。

主权项

一种沟槽功率MOS器件结构，其特征在于，包括：第一导电类型重掺杂衬底，所述第一导电类型重掺杂衬底上方分为元胞区和终端区；第一导电类型轻掺杂外延层，设置于所述第一导电类型重掺杂衬底之上；第二导电类型基区掺杂层，设置于所述第一导电类型轻掺杂外延层之上，且所述第二导电类型基区掺杂层中间隔设置有若干第一导电类型源区保护区；若干沟槽，贯穿所述第二导电类型基区掺杂层设置于所述第一导电类型轻掺杂外延层中；第二导电类型体区接触区，设置于所述元胞区的相邻所述沟槽之间的第二导电类型基区掺杂层中；其中，所述第二导电类型体区接触区和所述元胞区的沟槽之间通过所述第一导电类型源区保护区隔离。