Interlock circuit and interlock system including the same

摘要

인터락 회로는 입력 지연부 및 억압 출력부를 포함한다. 입력 지연부는 복수의 입력 신호들을 지연시켜, 복수의 지연 입력 신호들을 제공하고, 복수의 지연 입력 신호들에 대하여 논리 연산을 수행하여 복수의 배타 입력 신호들을 제공하고, 억압 출력부는 복수의 배타 입력 신호들, 및 복수의 입력 신호들에 각각 기초하여 동시에 활성화되지 않는 복수의 출력 신호들을 제공한다.