发明名称 半导体布局结构及其设计方法
摘要 本发明公开一种半导体布局结构及其设计方法,该设计方法包括,首先接收一第一主动特征组,其包含有至少一第一主动特征,且该第一主动特征包含有一第一通道长度。随后于该第一主动特征组的两侧设置一对第一虚置特征,以形成一第一元件图案。该对第一虚置特征包含有一第一虚置特征宽度,且该第一主动特征组与该对第一虚置特征之间分别定义有一第一间距与一第三间距。该第一元件图案包含有一第一元件宽度与一第一多晶硅间隔,且该第一元件宽度为该第一多晶硅间隔的整数倍。上述接收该第一主动特征组以及设置该对第一虚置特征等步骤进行于至少一电脑辅助设计工具中。
申请公布号 CN106449628A 申请公布日期 2017.02.22
申请号 CN201510545866.5 申请日期 2015.08.31
申请人 联华电子股份有限公司 发明人 吴俊贤;许振贤;王伟任;陈建孚;陈建宏
分类号 H01L27/02(2006.01)I;G06F17/50(2006.01)I 主分类号 H01L27/02(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 陈小雯
主权项 一种半导体布局结构的设计方法,包含有:接收一第一主动特征组(active feature group),该第一主动特征组包含有至少一第一主动特征(active feature),且该第一主动特征包含有第一通道长度(channel length);以及在该第一主动特征组的两侧设置(introduce)一对第一虚置特征(dummy feature)以形成一第一元件图案,该对第一虚置特征包含有一第一虚置特征宽度(dummy width),且该第一主动特征组与该对第一虚置特征中的一第一虚置特征之间定义有一第一间距,该第一主动特征组与该对第一虚置特征中另一第一虚置特征之间定义有一第三间距,其中该接收该第一主动特征组以及设置该对第一虚置特征以形成该第一元件图案的步骤进行于至少一电脑辅助设计(computer‑aided design,CAD)工具中,其中该第一元件图案包含有第一元件宽度(cell width)与第一多晶硅间隔(poly pitch),且该第一元件宽度为该第一多晶硅间隔的整数倍。
地址 中国台湾新竹市新竹科学工业园区