除时钟倍数跟随的高线性度正弦波发生器

摘要

本实用新型涉及一种除时钟倍数跟随的高线性度正弦波发生器,包括基准电压输入端、接地端、全差分放大器及多个串联的分压电阻；还包括与外部时钟信号连接的不门及计数器，与所述计数器连接的种子逻辑发生器，与所述种子逻辑发生器连接的移位寄存器，所述移位寄存器的时钟信号输入端与所述不门的输出端连接；所述移位寄存器通过逻辑开关依次控制第1+H正开关及第N+1‑H负开关打开，H为小于等于N且大于等于0的整数，以使所述全差分放大器输出正弦波。采用本实用新型，可解决频率稳定性低和线性度差的问题。

主权项

除时钟倍数跟随的高线性度正弦波发生器，其特征在于，包括基准电压输入端、接地端、全差分放大器及多个串联的分压电阻，所述分压电阻包括第零电阻至第N+2电阻，所述第零电阻的一端与所述基准电压输入端连接，所述第N+2电阻与接地端连接，所述多个分压电阻间分别设有第一电压输出点及第N+1电压输出点；所述第一电压输出点至第N+1电压输出点分别通过一个滤波电容接地；所述第一电压输出点至第N+1电压输出点分别通过一个正开关与所述全差分放大器的正端连接，所述正开关为N+1个；所述第一电压输出点及至第N+1电压输出点分别通过一个负开关与所述全差分放大器的负端连接，所述负开关为N+1个；还包括：与外部时钟信号连接的不门及计数器，与所述计数器连接的种子逻辑发生器，与所述种子逻辑发生器连接的移位寄存器，所述移位寄存器的时钟信号输入端与所述不门的输出端连接；所述移位寄存器通过逻辑开关依次控制所述第1+H正开关及第N+1‑H负开关打开，H为小于等于N且大于等于0的整数，以使所述全差分放大器输出正弦波。