一种基于并行运算的CIC滤波器设计方法

摘要

本发明属于高速信号处理领域，主要涉及基于并行运算的CIC滤波器的设计，提高信号处理速度，保证运行稳定性。本发明的目的在于提供一种基于并行运算的CIC滤波器设计方法，并对其进行硬件实现。本发明将待处理的信号数据流S_i,0≤i≤N(其中N为数据长度，可以取无限长)按段划分，每段有M个数据。同时运行重排后的M路数据，即可在K₁个时间里运行完这一组数据。整个系统是流水线工作，可以连续不断，在每个时钟内输出一组M个数据。最后对输出数据做D倍抽取，即可得到后续想要的抽取后处理速率。此处的并行CIC滤波器是工作在f_cic这个速度上，提高了整个系统处理速度。

主权项

一种基于并行运算的CIC滤波器设计方法，其特征在于，具体步骤如下：S1、采样率为f_s的待处理信号流S_i,0≤i≤N，设计滤波器工作频率f_cic和并行数M，满足关系f_s＝M·f_cic，确定需要的抽取数D，其中，N为数据长度，可以取无限长；S2、将其按照每M个数据一组划分，将信号流S_i,0≤i≤N变成如下式子：{(S₀,S₁,…,S_M‑1),(S_M,S_M+1,…,S_2M‑1),…}每一个时钟得到一组M个数据：{(S_i·M,S_i·M+1,…,S_(i+1)·M‑1)},0≤i≤N/M；S3、对信号采取流水线处理，将信号变成重排变为M组数据，用矩阵表达式表示为：S4、将重排后的矩阵与滤波器做卷积得到输出：每一个处理时钟将输出M个数据；S5、步骤S1～S4实现了单级并行CIC滤波器，重复Q次步骤S2～S4，实现Q个单级CIC滤波器，然后对其进行级联，即可形成Q阶并行CIC滤波器；S6、对最终输出的数据进行D倍抽取，得到降采样后的数据。