| 摘要 |
"arquitetura de hardware para processar sinais de portadora alternativa de recuo binários do galileo (altboc)". a invenção descreve um receptor gnss que acompanha o altboc (15, 10), ou códigos compostos e5a e e4b, códigos que utilizam hardware que gera localmente sinal composto complexo ao combinar componentes reais gerados separadamente e os componentes imaginários do sinal complexo. para acompanhar os sinais de código piloto compostos sem dados que estão no canal de quadratura do sinal altboc, o receptor opera geradores de código prn que produzem códigos prn e réplicas e5a e e5b e geradores de onda quadrática que geram o código composto complexo localmente gerado real e imaginário. o receptor remove o código composto complexo do sinal recebido ao multiplicar o sinal recebido, que foi convertido ('downconverted') para componentes do sinal i e q de banda base, pelo código composto complexo localmente gerado. o receptor então utiliza os resultados, que são valores do sinal de orientação i e q correlacionados, para estimar o erro de acompanhamento do ângulo de fase de portadora de freqüência central. o sinal de erro é utilizado para controlar um oscilador numericamente controlado que opera de maneira convencional para corrigir o ângulo de fase da portadora de freqüência central localmente gerada. o receptor também utiliza versões iniciais e tardias do código piloto composto complexo localmente gerado em um dll, e alinha o código piloto composto localmente gerado com o código piloto composto recebido ao minimizar o sinal de erro dll correspondente. uma vez o receptor está acompanhando o código piloto composto, o receptor determina seu pseudo-alcance e posição global de maneira convencional. o receptor também utiliza um conjunto separado de correlacionadores para alinhar versões localmente geradas dos códigos prn composto em fase com os códigos de canal em fase no sinal recebido, e dai em diante, recupera os dados que são neles modulados. |
