半導体装置

摘要

本発明は、終端近傍のユニットセルにおけるｐｎダイオードが動作するまでにチップ全体に流す電流値を増大させ、チップサイズの縮小とそれによるチップコストの低減を可能とすることを目的とする。本発明は、複数の第１ウェル領域（３０）全体を平面視上挟んで形成された第２ウェル領域（３１）と、第２ウェル領域内において、第２ウェル領域表層から深さ方向に貫通して形成された第３離間領域（２３）と、第３離間領域上に設けられた第２ショットキー電極（７５）とを備える。