发明名称 増幅回路及び送信装置
摘要 【課題】小型化することが可能であり、且つ雑音を低減できる増幅回路を提供する。【解決手段】増幅回路は、第1インダクタL1と第1トランジスタT1とが直列に接続された第1列及び第2インダクタL2と第2トランジスタT2とが直列に接続された第2列と、第1インダクタ及び第1トランジスタの間と、第2インダクタ及び第2トランジスタの間とを接続する容量素子C1、C2とを有する。第1トランジスタのゲートは、第2インダクタと第2トランジスタとの接続点P2に接続され、第2トランジスタのゲートは、第1インダクタと第1トランジスタとの接続点P1に接続され、第1列の第1端部及び第2列の第1端部に対して、第1電源が接続される差動増幅部12と、第1列の第2端部及び第2列の第2端部と、第2電源との間に接続され、信号がゲートに入力される第3トランジスタT3と、を備える。【選択図】図4
申请公布号 JP2017038265(A) 申请公布日期 2017.02.16
申请号 JP20150158925 申请日期 2015.08.11
申请人 富士通株式会社 发明人 佐藤 優
分类号 H03F1/38;H03F3/24 主分类号 H03F1/38
代理机构 代理人
主权项
地址
您可能感兴趣的专利