半导体存储装置

摘要

本发明提一种半导体存储装置，其具备：存储块，其具备多个存储串，多个存储串包括第1存储串和第2存储串；第1位线，其连接至第1存储串的一个端部和第2存储串的一个端部；多个字线，其连接至多个存储串；以及控制器，其被设置用于控制存储块的删除操作，其中，删除操作包括：在多个字线上施加第1删除电压；选择第1存储串；向多个字线施加删除验证电压并读取第1存储串的数据；以及当第1存储串通过删除验证时，在未首先对多个字线放电的情况下选择第2存储串，或当第1存储串未通过删除验证时，对多个字线放电并重复存储块上的删除操作直至在存储块上执行的重复的删除操作次数少于第1次数。

主权项

一种半导体存储装置，其特征在于，具备：存储块，其包括多个存储串，上述多个存储串的每个存储串包括多个存储单元晶体管，上述多个存储单元晶体管彼此串联连接并在第1端具备第1选择晶体管、在第2端具备第2选择晶体管，上述多个存储串包括第1存储串和第2存储串；第1位线，其连接至上述第1存储串的上述第1选择晶体管和上述第2存储串的上述第1选择晶体管；读出放大器，其连接至上述第1位线；多个字线，上述多个字线各自连接至各存储串中的存储单元晶体管；以及控制器，其被设置用于控制上述存储块的删除操作，其中，上述删除操作包括：在上述多个字线上施加第1删除电压；通过向上述第1存储串的上述第1选择晶体管和上述第2选择晶体管的栅电极施加选择电压而对上述第1存储串指定地址；向上述多个字线施加删除验证电压并通过利用上述读出放大器读取在上述第1存储串中的存储单元晶体管的数据以判定上述第1存储串是否通过删除验证；以及当上述第1存储串通过上述删除验证时，在未首先对上述多个字线放电的情况下对上述第2存储串指定地址，或当上述第1存储串未通过上述删除验证时，对上述多个字线放电并重复上述存储块上的删除操作直至在上述存储块上执行的重复的删除操作次数少于预定次数。