半导体器件

摘要

MOSFET(1)设置有：衬底(10)，其包括碳化硅、在其一个主表面(10A)侧开口、具有被形成在其中的具有侧壁表面(19A)的沟槽(19)；栅极绝缘膜(21)，其被形成为与侧壁表面(19A)的顶部接触；以及栅电极(23)，其被形成为与栅极绝缘膜(21)的顶部接触，其中，在位于侧壁表面(19A)上并且一边上的长度为100nm的正方形区域内的表面粗糙度为1.0nm RMS或更小。

主权项

一种半导体器件，包括：衬底，所述衬底具有形成在所述衬底中的沟槽，并且所述衬底由碳化硅制成，所述沟槽在一个主表面侧开口并且具有侧壁表面；栅极绝缘膜，所述栅极绝缘膜与所述侧壁表面接触地形成在所述侧壁表面上；以及栅电极，所述栅电极与所述栅极绝缘膜接触地形成在所述栅极绝缘膜上，其中，所述衬底包括具有第一导电类型的源极区，所述源极区被布置为在所述侧壁表面处被暴露，以及具有第二导电类型的体区，所述体区相对于所述源极区被布置在与所述一个主表面相反的位置上，所述体区与所述源极区接触，并且在所述侧壁表面处被暴露，并且在所述侧壁表面中的每个边为100nm的正方形区域具有以RMS表示的不大于1.0nm的表面粗糙度，其中，由所述侧壁表面相对于构成所述衬底的碳化硅的{01‑12}面形成的角小于由所述主表面相对于构成所述衬底的碳化硅的{0001}面形成的角。